



# T STATUS AND END AN ALIAND TO BE THE RANGE OF THE STATE O

#### (43) 国際公開日 2004年8月12日(12.08.2004)

**PCT** 

# (10) 国際公開番号 WO 2004/068591 A1

(51) 国際特許分類7:

H01L 29/84, G01P 15/125

(21) 国際出願番号:

PCT/JP2003/000859

(22) 国際出願日:

2003年1月29日(29.01.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(71) 出願人 (米国を除く全ての指定国について): 三 菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内 二丁目2番3号 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 奥村 美香 (OKU-MURA, Mika) [JP/JP]; 〒100-8310 東京都 千代田区 丸 の内二丁目2番3号三菱電機株式会社内 Tokyo (JP). 堀川 牧夫 (HORIKAWA, Makio) [JP/JP]; 〒100-8310 東 京都 千代田区 丸の内二丁目2番3号 三菱電機株式会 社内 Tokyo (JP). 佐藤 公敏 (SATOU, Kimitoshi) [JP/JP]; 〒100-8310 東京都千代田区 丸の内二丁目2番3号 三菱電機株式会社内 Tokyo (JP).


- (74) 代理人: 吉田 茂明,外(YOSHIDA,Shigeaki et al.); 〒 540-0001 大阪府 大阪市中央区 城見 1 丁目 4 番 7 0 号 住友生命OBPプラザビル10階 Osaka (JP).
- (81) 指定国(国内): CN, DE, JP, KR, US.


添付公開書類:

国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。


- (54) Title: METHOD FOR FABRICATING SEMICONDUCTOR DEVICE AND ACCELERATION SENSOR
- (54) 発明の名称: 半導体装置の製造方法及び加速度センサ





(57) Abstract: A technology for reducing the step coverage of photoresist at the time of forming an electrode being connected with a semiconductor substrate, e.g. a silicon substrate for mounting an acceleration sensor. An opening (80) for forming an electrode (90) is formed before a sacrifice layer (4), a semiconductor film (50) or a fixed electrode (51) is formed. A thick photoresist is thereby not required.

(57) 要約: 本発明は半導体基板、例えば加速度センサを搭載するシリコン基板と接続される電極を形成するに際し、 フォトレジストが覆う段差を低減する技術を提供することを目的とする。



#### 明 細 書

半導体装置の製造方法及び加速度センサ

### 技術分野

この発明はフォトリソグラフィー技術に関し、例えば梁構造の可動部を有する 加速度センサに適用することができる。

#### 背景技術

特許文献1には梁構造の可動部を有する加速度センサが紹介されている。加速度センサのセンサエレメント部は梁構造体の一部である可動電極と第1及び第2の固定電極と、静電気力相殺用固定電極を有している。センサエレメント部はキャップ基板の凹部で覆われて保護される一方、上記4つの電極と配線を介して接続される電極取り出し部がキャップ基板の凹部に覆われずに設けられている。

加速度センサの梁構造体は、予めこれを支える犠牲層を形成し、その上に導電層(例えばドープトポリシリコン)を形成してパターニングし、その後犠牲層を除去して、形成される。よって梁構造を搭載するシリコン基板とのコンタクトを取るための開口を、導電層を形成してから梁構造体と同じ側からフォトリソグラフィー技術を用いて形成する場合、導電層の厚さと犠牲層の厚さとの和程度の段差をフォトレジストが良好に覆う必要がある。ここで導電層はそれ自身が3.5~4.0 $\mu$ m程度の厚さを有し、犠牲層も2.0~2.5 $\mu$ m程度の厚さを有し、両者の厚さの和は5 $\mu$ mを越える。よってかかる段差を良好に被覆するためにはフォトレジストの厚さを厚くすることが望ましい。

しかし一般にフォトレジストを厚く形成するとクラックが生じやすい。クラックを回避して厚いフォトレジストを形成するためには、フォトレジストを複数回に分けて塗布することが望ましい。また厚いフォトレジストをエッチングのマスクとして用いる場合には、当該エッチングにおけるエッチングレートの低下という問題も招来し、エッチングの回数を多く必要としてしまう。

なお、コンタクト孔の上部にテーパを設けたコンタクト孔の形成方法に関して

特許文献2がある。また上層の金属配線を配設し易くするために複数種の層間膜を積層させ、平坦化し、かつその膜のエッチングレートの差を利用してコンタクト孔にテーパを設け、金属配線の被覆性を向上させる技術に関して特許文献3がある。

特許文献1:特開2001-119040号公報

特許文献2:特開平8-274066号公報

特許文献3:特開平5-190690号公報

# 発明の開示

本発明は、半導体基板、例えば加速度センサを搭載するシリコン基板と接続される電極を形成するに際し、フォトレジストが覆う段差を低減する技術を提供することを目的とする。

本発明に係る半導体装置の第1の製造方法は、工程(a)乃至(i)を備える。工程(a)においては半導体基板(1)上に設けられた絶縁層(2)の表面に配線(61)を形成し、工程(b)においては前記絶縁層を選択的に除去して前記半導体基板を露出させる第1開口(80)を設け、工程(c)においては前記工程(b)の後、前記絶縁層の上方に、前記配線の央部を露出させる第2開口(81)と、前記第1開口を含んでこれよりも広い第3開口(83)とを有する犠牲層(4)を形成し、工程(d)においては前記工程(c)で得られた構造の全面に導電性半導体(5)を形成し、工程(e)においては前記導電性半導体上に第1のマスク(301)を形成し、工程(f)においては前記第1のマスクを用いて前記導電性半導体のエッチングを行って、前記配線に接続される第1電極(51)を形成し、工程(g)においては前記工程(f)で得られた構造の全面に導電膜(9)を形成し、工程(h)においては前記導電膜を選択的に除去して前記第1開口において前記半導体基板と接触する第2電極(90)を形成し、工程(i)においては前記半導体基板と接触する第2電極(90)を形成し、工程(i)においては前記機性層を除去する。

本発明に係る半導体装置の第1の製造方法によれば、工程(d)の前に工程(b)を行うので、第1開口を行うためのエッチングマスクとなるフォトレジストを厚くする必要がない。

WO 2004/068591

本発明に係る半導体装置の第2の製造方法は、工程(a)乃至(i)を備える。工程(a)においては局所的に突出した凸部(1a)を有する半導体基板(1)の表面に、前記凸部を露出させる絶縁層(2)を形成し、工程(b)においては前記絶縁層(2)の表面に配線(61)を形成し、工程(c)においては前記絶縁層の上方に、前記配線の央部を露出させる第1開口(81)と、前記凸部の央部を露出させる第2開口(83)とを有する犠牲層(4)を形成し、工程(d)においては前記工程(c)で得られた構造の全面に導電性半導体(5)を形成し、工程(e)においては前記導電性半導体上に第1のマスク(301)を形成し、工程(f)においては前記第1のマスクを用いて前記導電性半導体のエッチングを行って、前記配線に接続される第1電極(51)を形成し、工程(g)においては前記工程(f)で得られた構造の全面に導電膜(9)を形成し、工程(h)においては前記導電膜を選択的に除去して前記凸部と接触する第2電極(90)を形成し、工程(i)においては前記犠牲層を除去する。

本発明に係る半導体装置の第2の製造方法によれば、第2電極を形成するための開口を形成しないので、厚いフォトレジストを必要としない。

本発明に係る半導体装置の第3の製造方法は、工程(a)乃至(i)を備える。工程(a)においては半導体基板(1)上に絶縁層(2)を形成し、工程(b)においては前記絶縁層の上方に、第1開口(83)を有する第1犠牲層(4)を形成し、工程(c)においては前記犠牲層上に第1電極(51,53c)を形成し、工程(d)においては前記工程(c)で得られた構造の全面に第2犠牲膜(11)を形成し、工程(e)においては少なくとも前記第2犠牲膜のエッチバックを行い、工程(f)においては前記工程(e)で得られた構造を、前記第1開口よりも内側で開口する第2開口(86)を有するフォトレジスト(305)で覆い、工程(g)においては前記フォトレジストをマスクとして前記第2犠牲膜をエッチングし、工程(h)においては前記工程(g)で開口した範囲において前記半導体基板に接触する第2電極(90)を形成し、工程(i)においては前記半導体基板に接触する第2電極(90)を形成し、工程(i)においては前記第1犠牲層及び第2犠牲層を除去する。

本発明に係る半導体装置の第3の製造方法によれば、第2電極を形成する前に、 予め第2犠牲層で表面の凹凸を緩和しているので、フォトレジストを厚くする必



## 要がない。


本発明に係る半導体装置の第4の製造方法は、工程(a)乃至(g)を備える。工程(a)においては半導体基板(1)上に絶縁層(2)を形成し、工程(b)においては前記絶縁層の上方に、第1開口(83)を有する第1犠牲層(4)を形成し、工程(c)においては前記犠牲層上に第1電極(51,53c)と、前記第1電極と前記第1開口の間に設けられるダミー体(54)を形成し、工程(d)においては前記工程(c)で得られた構造上に、前記第1開口の内側で開口する第2開口(86)を有するフォトレジスト(307)を形成し、工程(e)においては前記フォトレジストをマスクとして前記絶縁層をエッチングし、前記半導体基板を露出させ、工程(f)においては露出した前記半導体基板に接触する第2電極(90)を形成し、工程(g)においては前記犠牲層を除去する。本発明に係る半導体装置の第4の製造方法によれば、ダミー体が存在することにより、第1開口におけるフォトレジストの膜厚低下を抑制でき、フォトレジストの厚さを厚くする必要がない。

本発明に係る第1の加速度センサは、半導体基板(1)と、絶縁層(2)と、固定電極(51)と、基板電極(90)とを備える。前記半導体基板は凸部(1a)を有し、前記絶縁層(2)は前記半導体基板上に設けられて前記凸部の頂面を露出し、前記固定電極(51)は前記絶縁層の上方に設けられ、前記基板電極は前記半導体基板の前記凸部の前記頂面において前記半導体基板と接触する。

本発明に係る第1の加速度センサを製造する際、基板電極を形成するための開口を形成しないので、厚いフォトレジストを必要としない。

本発明に係る第2の加速度センサは、固定電極(51)と、可動電極(53)を有し、前記固定電極(51)と、可動電極(53)との間の距離が4μm以下である。

本発明に係る第2の加速度センサには、フォトレジストの膜厚が薄くても、被 覆性良く固定電極及び可動電極を覆うことができる。



この発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。

## 図面の簡単な説明

図1は本発明の実施の形態1にかかる製造方法を適用可能な、加速度センサの 構造の一部を示す平面図である。

図 2 (a), (b) はそれぞれ図 1 の位置 A A 及び位置 B B における断面図である。

図3乃至図11は実施の形態1において加速度センサを製造する方法を工程順に示す断面図である。

図12は本発明の実施の形態1の利点を説明するための断面図である。

図13は本発明の実施の形態2にかかる製造方法を適用可能な、加速度センサの構造の一部を示す平面図である。

図14(a), (b) はそれぞれ図13の位置EE及び位置FFにおける断面図である。

図15乃至図23は実施の形態2において加速度センサを製造する方法を工程順に示す断面図である。

図24は本発明の実施の形態3にかかる製造方法を適用可能な、加速度センサ の構造の一部を示す断面図である。

図25乃至図34は実施の形態3において加速度センサを製造する方法を工程順に示す断面図である。

図35及び図36は本発明の実施の形態4を示す断面図である。


図37は本発明の実施の形態5を示す断面図である。

図38は本発明の実施の形態5を示すグラフである。

## 発明を実施するための最良の形態

実施の形態1.

図1は本発明の実施の形態1にかかる製造方法を適用可能な、加速度センサの構造の一部を示す平面図である。図2(a),(b)はそれぞれ図1の位置AA



及び位置BBにおける断面図である。半導体基板1上には絶縁層2、絶縁膜3がこの順に積層され、基板100を構成している。半導体基板1、絶縁層2、絶縁膜3は、それぞれ例えばシリコン、酸化シリコン、窒化シリコンが採用される。

絶縁膜3はシールド膜99を露出させる開口31を有しており、開口31において質量体53が設けられている。質量体53は、可動電極53a、支柱53b及び弾性部53cを有している。支柱53bはその両端が基板100に固定されており、当該端部を除いた支柱53b及び可動電極53a、弾性部53cは絶縁層2と離れて懸架されている。図1では支柱53bの一端のみが示されている。可動電極53aは支柱53bの両端の間で支柱53bから図中左右方向へと櫛歯上に延びている。弾性部53cも支柱53bの両端の間で支柱53bから図中左右方向に延びて支柱53bへと戻っており、ヘアピンカーブを描いている。弾性部53cは図中上下方向に弾性変形が容易であるので、支柱53bは外力を受けて図中上下方向に移動するが、外力がなくなれば弾性部53cの復元力によって所定の位置に戻る。従って弾性部53cも同様に移動する。なお、支柱53bの両端は開口31の外側で基板100に固定されていてもよい。

固定電極51,52は図中上下方向に交互に複数設けられる。これらのそれぞれの一端は開口31において絶縁層2と離れて懸架されている。固定電極51,52の当該一端は可動電極53aと所定の空隙を開けて交互に噛み合っている。固定電極51,52の他端はいずれも開口31の外側において基板100に固定される。固定電極51,52及び質量体53は例えば同じフォトリソグラフィー工程で形成されるポリシリコンが採用される。

固定電極51,52及び質量体53を保護するため、これらは図示されない凹部を有するキャップで覆われる。かかるキャップを基板100に接合するために、絶縁膜3上には開口31を取り囲む半導体膜50が設けられる。例えばキャップがシリコンで形成されていれば、半導体膜50は固定電極51,52及び質量体53と同じフォトリソグラフィー工程で形成されるポリシリコンが採用される。

固定電極51同士は配線61で、固定電極52同士は配線62で、それぞれ接続される。また可動電極53aは支柱53bを介して配線63に接続される。配線61,62、シールド膜99は絶縁層2の上面(絶縁膜3が接する側の面)に

WO 2004/068591

おいて形成される。これらは例えば、同じフォトリソグラフィー工程で形成されるポリシリコンが採用される。絶縁膜3は配線61,62を露出させる。固定電極51,52は外力を受けても移動しない。よって固定電極51と可動電極53 aとの間に生じる静電容量及び固定電極52と可動電極53aとの間に生じる静電容量に基づいて、外力の大きさを知ることができる。


かかる静電容量を外部から検出可能とするために、配線61,63は更に、半導体膜50に関して開口31とは反対側に設けられた外部電極91,93とそれぞれ接続される。配線62も同様にして、半導体膜50に関して開口31とは反対側に設けられた外部電極(図示せず)と接続される。

更に、半導体1と接続される電極90が、半導体膜50に関して開口31とは 反対側に設けられる。電極90は、半導体基板1の電位を測定、あるいは外部か ら決定する機能を有する。例えば加速度センサにおける基板電極として機能する。

次に、上記の構造を有する加速度センサを製造する方法を、図3乃至図11を 用いて工程順に追って説明する。但し、各図において(a),(b)と採番され た図面は、それぞれ図1の位置AA及び位置BBに相当する位置での断面を示し ている。

まず図3に示されるように、半導体基板1上に絶縁層2を形成する。そして配線61、シールド膜99が敷設されるべき位置の絶縁層2の表面をエッチングにて除去し、その後に配線61、シールド膜99を形成する。配線61、シールド膜99の表面は、絶縁層2の表面とほぼ平坦に形成される。図3には現れないが配線62,63も配線61、シールド膜99と同様にして形成される。

次に図4に示されるように、絶縁層2を選択的に除去して半導体基板1を露出させる開口80を設ける。開口80において半導体基板1と接続する電極90が後の工程で設けられる。図4に示される構造においては絶縁層2、配線61、シールド膜99の表面がほぼ平坦である。図4には現れないが、同様にして、配線62,63の表面は絶縁層2の表面とほぼ平坦である。従って、開口80を形成するためのエッチングマスクとなるフォトレジストは薄くても、これらの表面を良好に被覆することができる。フォトレジストを厚く形成する際に生じやすいクラックを回避するためには、フォトレジストを複数回に分けて塗布することが望




ましい。開口80を形成するためのエッチングマスクとなるフォトレジストは複数回に分けて塗布する必要がない。また厚いフォトレジストをエッチングマスクとして用いる場合に生じやすい、エッチングレートの低下という問題も招来しない。

次に図5に示されるように、図4に示された構造の上側に(つまり半導体基板1とは反対側に)選択的に絶縁膜3を選択的に設ける。絶縁層3は絶縁層2を選択的に覆う。具体的には絶縁膜3は開口80において現れる絶縁層2の端面をも覆うが、配線61の頂面の央部(以下、配線61のみならず他の構成要素においても、頂面の央部を単に「央部」と称す)、開口80において現れる半導体基板1の央部を露出させる。更に絶縁膜3はシールド膜99を露出させる開口31を有する。絶縁膜3は図4に示された構造に対して全面的に形成された後、フォトレジストをエッチングマスクとして採用するエッチングによって選択的に除去して、図5に示された構造を得ることができる。当該エッチングマスクとなるフォトレジストが被覆すべき段差は絶縁層2の膜厚程度で済むので、フォトレジストを複数回に分けて塗布する必要がなく、またエッチングレートの低下という問題も招来しない。なお、絶縁膜3が配線61の縁部、開口80において現れる半導体基板1の縁部を覆うのは、後述する犠牲層のエッチングの際に用いられるエッチャントが絶縁層2に進入して絶縁層2がエッチングされることを防ぐためである。

次に図6に示されるように、図5に示された構造の上側に犠牲層4を選択的に 形成する。具体的には犠牲層4は配線61の上方において(そして図6には現れ ないが、配線62,63の上方においても同様に)絶縁膜3の端部及び配線61 の央部を露出させる開口81と、事後の工程で半導体膜50を形成すべき位置で 絶縁膜3を露出させる開口82と、開口80を含んでこれよりも広範囲で絶縁膜 3を露出させる開口83とを有する。

犠牲層 4 は図 5 に示された構造に対して全面的に形成された後、フォトレジストをエッチングマスクとして採用するエッチングによって選択的に除去して、図6 に示された構造を得ることができる。当該エッチングマスクとなるフォトレジストが被覆する段差は絶縁層 2 の膜厚程度で済むので、フォトレジストを複数回




に分けて塗布する必要がなく、またエッチングレートの低下という問題も招来しない。

次に図7に示されるように、図6に示された構造の上側にドープトポリシリコン膜5、TEOS (Tetra Ethyle Ortho Silicate)を原材料とするシリコン酸化膜(以下「TEOS膜」と称す)301をこの順に積層する。そしてTEOS膜301上にフォトレジスト302を塗布し、パターニングを行って、半導体膜50、固定電極51,52、質量体53を形成すべき位置にフォトレジスト302を残す。フォトレジスト302が被覆すべき段差は開口80近傍において絶縁層2の膜厚と犠牲層4の膜厚との和程度となる。しかしながら、残置すべきフォトレジスト302が覆う段差は犠牲層4の膜厚程度に過ぎず、開口80近傍でフォトレジスト302の被覆性が悪化してもその後の処理には差し支えない。よってフォトレジスト302の厚さを薄くすることができる。次にフォトレジスト302をエッチングマスクとしてTEOS膜301のエッチングを行ってパターニングを行う(図8)。

次に残置されたTEOS膜301をハードマスクとして用いて、ドープトポリシリコン膜5のエッチングを行って、図9に示されるように半導体膜50、固定電極51を形成する。当該エッチングにより、TEOS膜301の膜厚は、例えば60%程度にまで減少する場合もある。図9には現れないが、固定電極52、質量体53も同様に形成される。開口83近傍では、絶縁膜3及びこれが露出させる半導体基板1が露出する。

次に図10に示されるように、図9に示された構造に対して全面的に金属膜9を形成する。金属膜9は例えばシリコンを含むアルミ合金が採用される。そして電極90が形成されるべき位置では、パターニングされたフォトレジスト303が金属膜9を覆う。電極90は開口83内に残置されればよく、犠牲層4上に形成する必要はない。よってフォトレジスト303が被覆すべき段差は絶縁層2の膜厚程度で済み、フォトレジストを複数回に分けて塗布する必要がなく、またエッチングレートの低下という問題も招来しない。

次に金属膜9をフォトレジスト303をマスクとするエッチングによって選択 的に除去し、図11に示されるように半導体基板1に接触する電極90を形成す



る。その後、犠牲層 4 及びTEOS膜 3 0 1 をエッチングによって除去し、図 2 に示された構造が得られる。例えば犠牲層 4 のエッチングには弗酸を用いたウェットエッチングが採用される。

図12は本発明の実施の形態1の利点を説明するための断面図である。もしも半導体膜50、固定電極51(そして図には現れないが固定電極52、質量体53も)が形成されてから電極90を半導体基板1にコンタクトさせるための開口80を得ようとするのならば、開口80を形成すべき位置において開口するフォトレジスト304は開口83において絶縁膜3を覆い、かつ半導体膜50、固定電極51をも覆うので、被覆すべき段差は半導体膜50、固定電極51の厚さ(従ってドープトポリシリコン膜5の厚さ)と犠牲層4の厚さとの和程度にも至り、フォトレジスト304を厚くする必要がある。しかしながらフォトレジスト304を厚くすると、上述のクラックの問題及びこれを回避するために複数回の塗布工程を必要とする問題や、エッチングレートの低下という問題が懸念される。


これに対して本件によれば、犠牲層 4 や半導体膜 5 0、固定電極 5 1 を形成する前に、電極 9 0 を形成するための開口 8 0 を形成しているので、厚いフォトレジストを必要としない利点がある。

実施の形態 2.

図13は本発明の実施の形態2にかかる製造方法を適用可能な、加速度センサの構造の一部を示す平面図である。また図14(a),(b)はそれぞれ図13の位置EE及び位置FFにおける断面図である。図13の位置EE及び位置FFはそれぞれ図1の位置AA及び位置BBに相当する。

本実施の形態における加速度センサは、実施の形態1における加速度センサと 比較して、電極90が半導体基板1に到達するために、電極90が絶縁層2を貫 通するのではなく、半導体基板1が絶縁層2を貫通している点で特徴的に異なっ ている。

上記の構造を有する加速度センサを製造する方法を、図15乃至図23を用いて工程順に追って説明する。但し、各図において(a),(b)と採番された図面は、それぞれ図13の位置EE及び位置FFに相当する位置での断面を示して



いる。

まず図15に示されるように、半導体基板1を準備する。後に電極90が設けられる位置において、半導体基板1は局所的に突出した凸部1aを有している。かかる凸部1aを形成するための処理の例としては、後に電極90が設けられる位置をマスクして異方性エッチングを行って、マスクされていない部分の半導体基板1の厚さを減少させることを挙げることができる。

次に図16に示されるように、半導体基板1の凸部1aを有する側の面(以下「表面」と称する)上に絶縁層2を形成する。絶縁層2は凸部1aの近傍において、凸部1aの形状を反映して盛り上がる。

次に絶縁層 2 をエッチバックして平坦化し、凸部 1 a の頂面を露出させる。更に配線 6 1、シールド膜 9 9 が敷設されるべき位置の絶縁層 2 の表面をエッチングにて除去し、その後に配線 6 1、シールド膜 9 9 を形成する。配線 6 1、シールド膜 9 9 の表面は、絶縁層 2 の表面とほぼ平坦に形成される。更に絶縁層 2 及び配線 6 1、シールド膜 9 9 の上に選択的に絶縁膜 3 を選択的に設ける。具体的には絶縁膜 3 はシールド膜 9 9 を露出させる開口 3 1 を有し、更に配線 6 1 及び凸部 1 a の央部を露出させる。絶縁膜 3 は図 1 6 に示された構造に対して全面的に形成された後、フォトレジストをエッチングマスクとして採用するエッチングによって選択的に除去して、図 1 7 に示された構造を得ることができる。当該フォトレジストについても、実施の形態 1 で説明したように、これを複数回に分けて塗布する必要がなく、またエッチングレートの低下という問題も招来しない。図 1 7 には現れないが配線 6 2 ,6 3 も配線 6 1 と同様にして形成される。

次に図18に示されるように、図17に示された構造の上側に犠牲層4を選択的に形成する。具体的には犠牲層4は配線61の上方において(そして図18には現れないが、配線62,63の上方においても同様に)絶縁膜3の端部及び配線61の央部を露出させる開口81と、事後の工程で半導体膜50を形成すべき位置で絶縁膜3を露出させる開口82と、凸部1aの央部及びその周囲の絶縁膜3を露出させる開口83とを有する。

犠牲層4は図17に示された構造に対して全面的に形成された後、フォトレジストをエッチングマスクとして採用するエッチングによって選択的に除去して、




図18に示された構造を得ることができる。当該エッチングマスクについても、 実施の形態1で説明したように、これを複数回に分けて塗布する必要がなく、ま たエッチングレートの低下という問題も招来しない。

次に図19に示されるように、図18に示された構造の上側にドープトポリシリコン膜5、TEOS膜301をこの順に積層する。そしてTEOS膜301上にフォトレジスト302を塗布し、パターニングを行って、半導体膜50、固定電極51,52、質量体53を形成すべき位置にフォトレジスト302を残す。フォトレジスト302が被覆すべき段差は犠牲層4の膜厚程度に過ぎないので、被覆性が問題とはなりにくく、フォトレジスト302の厚さを薄くすることができる。次にフォトレジスト302をエッチングマスクとしてTEOS膜301のエッチングを行ってパターニングを行う(図20)。

次に残置されたTEOS膜301をハードマスクとして用いて、ドープトポリシリコン膜5のエッチングを行って、図21に示されるように半導体膜50、固定電極51を形成する。当該エッチングにより、TEOS膜301の膜厚は、例えば60%程度にまで減少する場合もある。図21には現れないが、固定電極52、質量体53も同様に形成される。開口83近傍では、絶縁膜3及びこれが露出させる凸部1aの央部が露出する。

次に図22に示されるように、図21に示された構造に対して全面的に金属膜9を形成し、電極90が形成されるべき位置では、パターニングされたフォトレジスト303が金属膜9を覆う。実施の形態1で説明されたように、フォトレジスト303を複数回に分けて塗布する必要がなく、またエッチングレートの低下という問題も招来しない。

次に金属膜 9 をフォトレジスト 3 0 3 をマスクとするエッチングによって選択的に除去し、図 2 3 に示されるように電極 9 0 を形成する。その後、犠牲層 4 及び T E O S 膜 3 0 1 をエッチングによって除去し、図 1 4 に示された構造が得られる。

以上のようにして本実施の形態に例示された加速度センサを製造する際、電極90を形成するための開口80を形成しないので、厚いフォトレジストを必要としない利点がある。


実施の形態3.

図24は図1の位置CCにおける断面図である。当該断面においては、シールド膜99を露出させる開口31の上方において可動電極53a、弾性部53cが設けられている。そして絶縁膜3が存在する領域において半導体膜50が設けられ、絶縁層2及び絶縁膜3を貫通して半導体基板1に到達する電極90が設けられている。

上記の構造を有する加速度センサを製造する方法を、図25乃至図33を用いて工程順に追って説明する。但し、各図は図1の位置CCに相当する位置での断面を示している。

まず半導体基板1上に絶縁層2を設ける。次に電極90を設けるべき位置の絶縁層2の表面をエッチングにて除去して凹部85を形成する。このエッチングは、シールド膜99を設けるべき位置及び、位置CCには現れないが配線61,62,63を設けるべき位置で絶縁層2の表面をエッチングする工程と同一工程で行われる。その後にシールド膜99及び、位置CCには現れないが、配線61,62,63が形成される。その後、開口31を有する絶縁膜3を形成する。絶縁膜3は凹部85をも含んで絶縁層2を覆うが、開口31においてシールド膜99を露出させる。その後更に、犠牲層4を選択的に形成し、更に半導体膜50、固定電極51,52及び質量体53を形成する(図25)。但し図25に示される断面では固定電極51,52並びに質量体53の支柱53bは現れない。犠牲層4は開口82,83を有している。開口82を介して半導体膜50が絶縁膜3と接触し、開口83は凹部85を含んでこれよりも広範囲で絶縁膜3を露出させる。

次に、図25で示された構造の全面に新たに犠牲層11を設け、図26に示される構造を得る。犠牲層11はその下地となる構造において狭い凹部にも入り込んで形成される。当該犠牲層11は例えばシリコン酸化膜が採用され、特にPSG(phospho-silicate glass)膜あるいはBPSG(boro-phospho-silicate glass)膜を採用することが望ましい。低温処理が可能であり、膜厚を厚くすることが容易であり、かつ応力を低減できるからである。犠牲層11はエッチバックされ、犠牲層4及び絶縁膜3を覆いつつも半導体膜50、固定電極51,52及び質量体53の上面が露出し、図27に示された構造が得られる。



その後、図27に示された構造の全面にフォトレジスト305を設ける。但しフォトレジスト305は、凹部85よりも内側で開口する開口86がパターニングされている(図28)。犠牲層11が開口83において残置しており、従ってフォトレジスト305が被覆すべき段差は、犠牲層11が設けられていない場合よりも小さくなる。よってフォトレジスト305の厚さを低減することができる。次にフォトレジスト305をエッチングマスクとして犠牲層11のエッチングを行い、犠牲層11を開口86において除去する。つまり犠牲層11は開口86において、凹部85よりも狭い領域で絶縁膜3を露出させる(図29)。

その後、フォトレジスト305をエッチングマスクとして、図30に示されるように絶縁膜3及び絶縁層2を選択的にエッチングし、開口86と同様に、開口85よりも内側で開口する開口87において半導体基板1を露出させる。更に図31に示されるように全面に金属膜9を形成して開口87において露出した半導体基板1と金属膜9が接触する。そして図32に示されるように開口86と開口87よりも外側で、例えば開口85よりも外側で金属膜9を覆うエッチングマスクをフォトレジスト306を用いて形成する。そしてフォトレジスト306をエッチングマスクとして金属膜9をエッチングして図33に示されるように電極90を形成する。この後、犠牲層4,11及びTEOS膜301を除去して図24に示される構造を得る。

図34は本実施の形態の変形を示す断面図である。犠牲層11をエッチバックした後、更にSOG膜12を成膜し、犠牲層11の窪みを埋め込むことも望ましい。これにより、その後に設けられるフォトレジスト305が被覆すべき段差を一層低減することができる。

以上のようにして本実施の形態によれば、電極90を形成する前に、予め犠牲 層11で表面の凹凸を緩和しているので、フォトレジスト305を厚くする必要 がない利点がある。

なお、開口87は絶縁膜3及び絶縁層2を選択的にエッチングすることによって形成され、開口87が形成されることによって、電極90と接触する位置で半導体基板1が露出する。従って必ずしも凹部85を予め形成しておかなくても本実施の形態を適用することができる。しかしながら、開口87を形成する際に絶



縁膜2をエッチングする量を低減するためには、凹部85を予め形成しておくことが望ましい。

実施の形態4.

図35は本実施の形態を示す断面図であり、実施の形態3の図25に相当する。本実施の形態では実施の形態3で説明された工程のうち、半導体膜50、固定電極51,52及び質量体53を形成する際、ダミー体54をも併せて形成する。ダミー体54は加速度センサの機能に対して寄与する必要はない。ダミー体54は固定電極51、質量体53、半導体膜50と、開口83との間において犠牲層4上に設けられる。しかし半導体膜50、固定電極51,52及び質量体53とは異なり、いずれかの位置で絶縁膜2あるいは絶縁膜3に接触する必要はない。従って、犠牲層4に接して設け、後の工程において犠牲層4を除去する際に、犠牲層4と共に除去することも可能である。

図36は図35に示された構造に対して、開口86がパターニングされたフォトレジスト307を形成した構造を示している。電極90が形成されるべき位置 (図36では凹部85が形成されている位置)に対して、ダミー体54が固定電極51、質量体53、半導体膜50よりも近い。よってダミー体54が設けられている場合の方が、設けられていない場合と比較して、電極90が形成されるべき位置近傍でフォトレジスト307の厚さが減少することによる加速度センサへの悪影響を抑制できる。しかも、フォトレジスト307の被覆性が悪くダミー体54が覆われなくてもよい。半導体膜50とは異なり、ダミー体54がフォトレジスト307に覆われない結果ダミー体54がエッチングされても、加速度センサの構成には影響がないからである。

この後、フォトレジスト307をマスクとして絶縁膜3、絶縁層2をエッチングし、半導体基板1を露出させる。そして金属膜9を全面に堆積して選択的にエッチングすることにより、露出した半導体基板1に接触する電極90を形成し、 犠牲膜4を除去する。

よって本実施の形態によれば、フォトレジスト307の厚さを厚くする必要がない利点がある。

実施の形態5.

の形状を反映して凹凸を有している場合が示されている。

WO 2004/068591

図37は図36に示される処理が行われているときの、図1の位置DDに相当する断面図である。半導体基板1上に絶縁膜2、シールド膜99、絶縁膜3、犠牲層4がこの順に積層され、犠牲層4上には固定電極51,52並びに弾性部53c及び可動電極53aが形成されている。但し図37に示された断面ではダミー体54は現れない。また、フォトレジスト307が薄く形成され、フォトレジスト307の表面が固定電極51,52並びに弾性部53c及び可動電極53a

このようにフォトレジスト307が薄い場合、固定電極51,52並びに弾性部53c及び可動電極53aの肩J、即ち固定電極51,52並びに弾性部53c及び可動電極53aの頂面の端部Jにおいて、フォトレジスト307の膜厚は最も薄くなる。しかしながら、固定電極51,52及び可動電極53aの間の距離や、可動電極53aと弾性部53cとの間の距離である距離dを狭くすることにより、肩Jでのフォトレジスト307の膜厚が薄くなることを避けることができる。

図38は固定電極51,52並びに弾性部53c及び可動電極53aの高さhを3.5 $\mu$ mとした場合の、肩Jにおけるフォトレジスト307の膜厚tと距離dとの関係を示すグラフである。記号丸、四角、三角はそれぞれフォトレジスト307の平坦部における膜厚が、2.5 $\mu$ m、3.0 $\mu$ m、3.5 $\mu$ mの場合を示している。一般的に、平坦部において一回の塗布によって得られるフォトレジスト307の膜厚が3.5 $\mu$ m以下である。一方、後の工程で絶縁膜2,3を除去する際にドライエッチングを採用することを考慮すると、ダミ一体54近傍を除いてフォトレジスト307は500nm程度必要である。従って図38から、距離dは4 $\mu$ m以下であることが望ましいと結論づけることができる。

以上のように、本実施の形態では、固定電極と可動電極(弾性部を含む)との間の距離を $4\mu$ m以下とすることにより、これらを覆うフォトレジスト307の膜厚は薄くても被覆性がよく、複数回に分けて塗布する必要がないという利点がある。図37には現れないが、本実施の形態においても実施の形態4と同様に、ダミー体54を設けることが望ましい。

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例

示であって、この発明がそれに限定されるものではない。例示されていない無数 の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

17

# 請求の範囲

18

- 1. (a) 半導体基板(1) 上に設けられた絶縁層(2) の表面に配線(6 1) を形成する工程と、
- (b) 前記絶縁層を選択的に除去して前記半導体基板を露出させる第1開口(80)を設ける工程と、
- (c) 前記工程(b) の後、前記絶縁層の上方に、前記配線の央部を露出させる第2開口(81)と、前記第1開口を含んでこれよりも広い第3開口(83)とを有する犠牲層(4)を形成する工程と、
- (d)前記工程(c)で得られた構造の全面に導電性半導体(5)を形成する工程と、
  - (e) 前記導電性半導体上に第1のマスク(301)を形成する工程と、
- (f)前記第1のマスクを用いて前記導電性半導体のエッチングを行って、前記配線に接続される第1電極(51)を形成する工程と、
  - (g) 前記工程 (f) で得られた構造の全面に導電膜 (9) を形成する工程と、
- (h) 前記導電膜を選択的に除去して前記第1開口において前記半導体基板と接触する第2電極(90)を形成する工程と、
  - (i) 前記犠牲層を除去する工程と

を備える、半導体装置の製造方法。

- 2. 前記工程 (b) と前記工程 (c) の間で実行され、
- (j)前記配線の央部及び前記第1開口の央部を露出する絶縁膜(3)を形成する工程

#### を更に備え、

前記犠牲層は前記配線の上方において前記絶縁膜の端部を露出させる、請求範 開第1項記載の半導体装置の製造方法。

- 3. 前記工程(e)は、
- (e-1) 前記導電性半導体上に酸化膜(301)を形成する工程と、
- (e-2) 前記第1電極が形成されるべき位置を覆うフォトレジスト (302) を形成する工程と、

- (e-3) 前記フォトレジストを第2のマスクとして前記酸化膜のエッチングを行って、前記第1のマスクを形成する工程と
- を有する、請求範囲第1項記載の半導体装置の製造方法。

WO 2004/068591

- 4. 前記配線の表面は前記絶縁層の表面とほぼ平坦に形成される、請求範囲第1項記載の半導体装置の製造方法。
- 5. 前記第1電極は加速度センサの固定電極として機能し、前記第2電極は前 記加速度センサの基板電極として機能する、請求範囲第1項記載の半導体装置の 製造方法。
- 6. (a) 局所的に突出した凸部 (1 a) を有する半導体基板 (1) の表面に、 前記凸部を露出させる絶縁層 (2) を形成する工程と、
  - (b) 前記絶縁層(2) の表面に配線(61) を形成する工程と、
- (c)前記絶縁層の上方に、前記配線の央部を露出させる第1開口(81)と、前記凸部の央部を露出させる第2開口(83)とを有する犠牲層(4)を形成する工程と、
- (d)前記工程(c)で得られた構造の全面に導電性半導体(5)を形成する工程と、
  - (e) 前記導電性半導体上に第1のマスク(301)を形成する工程と、
- (f)前記第1のマスクを用いて前記導電性半導体のエッチングを行って、前記配線に接続される第1電極(51)を形成する工程と、
  - (g) 前記工程 (f) で得られた構造の全面に導電膜 (9) を形成する工程と、
- (h) 前記導電膜を選択的に除去して前記凸部と接触する第2電極(90)を 形成する工程と、
- (i)前記犠牲層を除去する工程と を備える、半導体装置の製造方法。
  - 7. 前記工程 (a) は
- (a-1) 前記凸部を前記半導体基板の前記表面に形成する工程 を有する、請求範囲第6項記載の半導体装置の製造方法。
  - 8. 前記工程 (b) と前記工程 (c) の間で実行され、

(j) 前記配線の央部及び前記凸部の央部を露出する絶縁膜(3) を形成する 工程

20

# を更に備え、

前記犠牲層は前記配線の上方及び前記凸部の上方において、前記絶縁膜の端部 を露出させ、請求範囲第6項記載の半導体装置の製造方法。

- 9. 前記工程(e)は、
- (e-1) 前記導電性半導体上に酸化膜(301)を形成する工程と、
- (e-2) 前記第1電極が形成されるべき位置を覆うフォトレジスト (302) を形成する工程と、
- (e-3) 前記フォトレジストを第2のマスクとして前記酸化膜のエッチング を行って、前記第1のマスクを形成する工程と

を有する、請求範囲第6項記載の半導体装置の製造方法。

- 10.前記配線の表面は前記絶縁層の表面とほぼ平坦に形成される、請求範囲第6項記載の半導体装置の製造方法。
- 11. 前記第1電極は加速度センサの固定電極として機能し、前記第2電極は 前記加速度センサの基板電極として機能する、請求範囲第6項記載の半導体装置 の製造方法。
  - 12. (a) 半導体基板 (1) 上に絶縁層 (2) を形成する工程と、
- (b) 前記絶縁層の上方に、第1開口(83)を有する第1犠牲層(4)を形成する工程と、
  - (c)前記犠牲層上に第1電極(51,53c)を形成する工程と、
- (d) 前記工程(c) で得られた構造の全面に第2犠牲膜(11)を形成する工程と、
  - (e) 少なくとも前記第2犠牲膜のエッチバックを行う工程と、
- (f)前記工程(e)で得られた構造を、前記第1開口よりも内側で開口する第2開口(86)を有するフォトレジスト(305)で覆う工程と、
- (g)前記フォトレジストをマスクとして前記第2犠牲膜をエッチングする工程と、
  - (h) 前記工程 (g) で開口した範囲において前記半導体基板に接触する第2

電極(90)を形成する工程と、

WO 2004/068591

- (i)前記第1犠牲層及び第2犠牲層を除去する工程と を備える、半導体装置の製造方法。
  - 13. 前記工程(e)は、
- (e-1) 前記第 2 犠牲膜のエッチバックを行ってから、全面に絶縁膜(12)を形成する工程
- を有する、請求範囲第12項記載の半導体装置の製造方法。
  - 14. 前記工程(h)は、
- (h-1) 前記工程 (g) において開口した範囲において前記絶縁層をエッチングして前記半導体基板を露出させる工程と、
- (h-2) 前記工程 (h-1) で得られた構造の全面に導電膜 (9) を形成する工程と、
- (h-3) 前記導電膜を選択的に除去して前記第2電極を形成する工程と を有する、請求範囲12項記載の半導体装置の製造方法。
- 15. 前記第1電極は加速度センサの固定電極として機能し、前記第2電極は前記加速度センサの基板電極として機能する、請求範囲第12項記載の半導体装置の製造方法。
  - 16. (a) 半導体基板 (1) 上に絶縁層 (2) を形成する工程と、
- (b) 前記絶縁層の上方に、第1開口(83)を有する第1犠牲層(4)を形成する工程と、
- (c)前記犠牲層上に第1電極(51,53c)と、前記第1電極と前記第1 開口の間に設けられるダミ一体(54)を形成する工程と、
- (d)前記工程(c)で得られた構造上に、前記第1開口の内側で開口する第2開口(86)を有するフォトレジスト(307)を形成する工程と、
- (e) 前記フォトレジストをマスクとして前記絶縁層をエッチングし、前記半 導体基板を露出させる工程と、
  - (f)露出した前記半導体基板に接触する第2電極(90)を形成する工程と、
  - (g)前記犠牲層を除去する工程と
- を備える、半導体装置の製造方法。

17. 半導体基板(1)と、

前記半導体基板上に設けられた絶縁層(2)と、

前記絶縁層の上方に設けられた固定電極 (51)と、

前記半導体基板に接触する基板電極(90)と

# を備え、

前記半導体基板は前記基板電極と接触する凸部(1a)を有し、

前記絶縁層は前記凸部の頂面を露出し、

前記基板電極は前記凸部の前記頂面において前記半導体基板と接触する加速度センサ。

22

18. 固定電極(51)と、可動電極(53)を有し、前記固定電極(51)と、可動電極(53)との間の距離が4μm以下である加速度センサ。

図 1





図 2







図3









図4






5/38

図5











図6





7/38











図8










図9








10/38

図10








図11








12/38

図12









図13



14/38

図14





15/38

図15




図16






図17









18/38

図18









19/38














図20











図21









22/38


図22





23/38

図23






図24




図25




図26




図27




図28




図29




図30





図31



32/38

図32




図33




図34




図35




図36




図37





図38





Interior No.
PCT/JP03/00859

A. CLASSIFICATION OF SUBJECT MATTER					
Int.	Int.Cl <sup>7</sup> H01L29/84, G01P15/125				
			<u> </u>		
According to	International Patent Classification (IPC) or to both nat	ional classification and IPC			
B. FIELDS	SEARCHED				
Minimum do	ocumentation searched (classification system followed b	y classification symbols)			
Int.	Cl <sup>7</sup> H01L29/84, G01P15/125				
		aytant that mak day	in the fields scarched		
	ion searched other than minimum documentation to the ayo Shinan Koho 1966–1996	Jitsuvo Shinan Toroku Koho	1996–2003		
	Jitsuyo Shinan Koho 1971-2003	Toroku Jitsuyo Shinan Koho	1994–2003		
	ata base consulted during the international search (name				
anounding di		.,	ŕ		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
A	JP 2001-281264 A (Denso Corp	.),	1-16		
Y	10 October, 2001 (10.10.01),		17 18		
Х	Par. Nos. [0016] to [0051]; F & US 2001/0025529 A1	142. 1 ro p	70		
	Par. Nos. [0021] to [0065]; F	igs. 1 to 9			
A	JP 2000-074768 A (Akebono Br	ake Industry Co	1-16,18		
A Y	Ltd.),		17		
	14 March, 2000 (14.03.00),	1			
	Par. No. [0020]; Fig. 4	İ			
	(Family: none)				
A	JP 2002-296038 A (Mitsubishi	Electric Corp.),	1-18		
	09 October, 2002 (09.10.02),				
	Par. No. [0020]; Figs. 1 to 8 & US 2002/0139187 A1	,			
	Full text				
	•		•		
× Furth	er documents are listed in the continuation of Box C.	See patent family annex.			
* Specia	l categories of cited documents: ent defining the general state of the art which is not	"T" later document published after the interpriority date and not in conflict with t	he application but cited to		
conside	ered to be of particular relevance	understand the principle or theory und	derlying the invention		
date	document but published on or after the international filing	"X" document of particular relevance; the considered novel or cannot be considered.	ered to involve an inventive		
"L" docum	"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other "Y" step when the document is taken alone document of particular relevance; the claimed invention cannot				
special reason (as specified) considered to involve an inventive step when the document is			p when the document is		
теапѕ	means combination being obvious to a person skilled in the art				
"P" document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed					
Date of the	Date of the actual completion of the international search  Date of mailing of the international search report				
02 A	April, 2003 (02.04.03)	15 April, 2003 (15	.03.03/		
37.	spiling older - 63 164	Authorized officer			
Name and mailing address of the ISA/  Japanese Patent Office		Authorized officer			
_					
Facsimile No.		Telephone No.			



Internal application No.
PCT/JP03/00859

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.	
A	JP 2001-119040 A (Denso Corp.), 27 April, 2001 (27.04.01), Full text; Figs. 1 to 18 (Family: none)	1-18	
A	US 5461916 A (Nippondenso Co., Ltd.), 31 October, 1995 (31.10.95), Full text; Figs. 1 to 31 & JP 06-123628 A Full text; Figs. 1 to 17	1-18	
A	WO 93/22690 A1 (Nippondenso Co., Ltd.), 11 November, 1993 (11.11.93), Full text; Figs. 1 to 35 & JP 05-304303 A Full text; Figs. 1 to 35	1-18	
A	WO 91/12497 A1 (ROBERT BOSCH GMBH), 22 August, 1991 (22.08.91), Full text; Figs. 1 to 3 & JP 05-503994 A Full text; Figs. 1 to 3	1-18	
A	JP 08-274066 A (Matsushita Electric Works, Ltd.), 18 October, 1996 (18.10.96), Full text; Figs. 1 to 2 (Family: none)	1-18	
Α .	JP 05-190690 A (Seiko Epson Corp.), 30 July, 1993 (30.07.93), Full text; Figs. 1 to 2 (Family: none)	1-18	
		·	
		·	

Α.	発明の属す	る分野の分類	(国際特許分類	( I	PC)	• )
----	-------	--------	---------	-----	-----	-----

Int. Cl' H01L29/84 G01P15/125

## 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H01L29/84 G01P15/125

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1966-1996年

日本国公開実用新案公報 1971-2003年

日本国実用新案登録公報 1996-2003年

日本国登録実用新案公報 1994-2003年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の		関連する		
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号		
A Y X	JP 2001-281264 A(株式会社デンソー)200 1.10.10, 段落【0016】-【0051】, 第1-6図 &US 2001/0025529 A1, 段落 [0021]- [0065], 第1-9図 JP 2000-074768 A(曙ブレーキ工業株式会社)2 000.03.14, 段落番号【0020】, 第4図(ファミリ	1-16 $17$ $18$		

## C欄の続きにも文献が列挙されている。

| | パテントファミリーに関する別紙を参照。

- 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査報告の発送日 国際調査を完了した日 15.04.03 02.04.03 特許庁審査官(権限のある職員) 4M | 8421 国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 河口雅英 郵便番号100-8915 電話番号 03-3581-1101 内線 3462 東京都千代田区霞が関三丁目4番3号

	四庆 <b>阿</b> 登表	国際田間番号「ドレイン」」「リー	37 0 0 8 3 9	
C (続き) . 関連すると認められる文献				
引用文献の カテゴリー*		は、その関連する箇所の表示	関連する 請求の範囲の番号	
A Y	ーなし)		1-16, 1 8 17	
A	JP 2002-296038 A (三菱 2.10.09,段落【0020】,第1 &US 2002/0139187 A1	- 8 図	1-18	
A	JP 2001-119040 A (株式 1.04.27,全文,第1-18図 (フ		1-18	
A	US 5461916 A (Nippondenso 0.31,全文,第1-31図 & JP 06-123628 A,全文,		1-18	
A	WO 93/22690 A1 (NIPPONDE 3.11.11,全文,第1-35図 &JP 05-304303 A,全文,		1-18	
A	WO 91/12497 A1 (ROBERT I 08.22,全文,第1-3図 &JP 05-503994 A,全文,		1-18	
A	JP 08-274066 A(松下電エ 0.18,全文,第1-2図(ファミリー		1-18	
A	JP 05-190690 A(セイコー 93.07.30,全文,第1-2図(フ		1-18	
			•	